# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

### IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, Please do not report the images to the Image Problem Mailbox. (54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(11) 5-160066 (A) ! (43) 25.6.1993 (19) JP


(21) Appl. No. 3-218931 (22) 29.8.1991 (33) JP (31) 90p.255117 (32) 27.9.1990

(71) TOSHIBA CORP (72) YUKIHIRO USHIKU(2)

(51) Int. Cls. H011/21/28,H011.21/90

PURPOSE: To provide a contact hole which is filled with conductive material excellent in shape and able to connect an element to a wiring low in contact resistance.

CONSTITUTION: An insulating film 4 provided with a contact hole 5 is formed on an impurity diffusion layer 3 provided onto a semiconducta substrate 1, and a passivation film 6 formed on the base of the contact hole 5, silicon filled into the contact hole 5, and a silicide film 7 are provided.



(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(11) 5-160067 (A) (43) 25.6.1993 (19) JP


(21) Appl. No. 4-120209 (22) 13.5.1992 (33) JP (31) 91p.182132 (32) 23.7.1991

(71) SEIKO EPSON CORP (72) SEIICHI IWAMATSU

(51) Int. Cls. H01L21/28,H01L21/3205,H01L21/90

PURPOSE: To enable a wiring connection region to be surely, electrically connected to a wiring layer through the intermediary of a connection hole provided to an interlayer insulating film even if the pattern of the wiring layer is micronized in size of the order of submicrons.

CONSTITUTION: An interlayer insulating film 74 and an aluminum wiring layer 76 are previously laminated on the front side of an substrate 72, a plug electrode 78 of tungsten film is buried in a recess 77 bored in the film 74, the layer 76, and the substrate 72, and the wiring layer 76 and a diffusion layer 73 are electrically connected together through the intermediary of the plug electrode 78.



(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(11) 5-160068 (A) | (43) 25.6.1993 (19) JP


(21) Appl. No. 3-142508 (22) 17.5.1991

(71) RICOH CO LTD (72) TAKUYA NAONAGA(1)

(51) Int. Cl. H01L21/28,H01L21/90

PURPOSE: To form a TiN large enough in thickness restraining Ti from eacting with silicon into silicide.

CONSTITUTION: A contact hole 8 is formed, and hen a Ti film 10 is deposited. Thereafter, substrate is taken out of a sputtering device and exposed to the air to form a natural oxide film 12 on the surface of the film 10. A Ti film 14 is deposited again on the substrate and thermally treated at a temperature of 650°C or so in an initial phase and then at a temperature of 750°C or so in a following phase. Since the natural oxide film 12 is formed on the intermediate part of the Ti film 10, the rate at which Ti is converted to silicide is reduced and consequently a Ti nitride film is increased in thickness to form a TiN film to large enough in thickness.



### (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平5-160067

(43)公開日 平成5年(1993)6月25日

FI 技術表示箇所 (51) Int.Cl.\* 識別記号 **庁内整理番号** H 0 1 L 21/28 301 R 7738-4M 21/3205 21/90 D 7353-4M H01L 21/88 7353 - 4M

審査請求 未請求 請求項の数12(全 12 頁)

(21)出顧書号 特顯平4-120209

Stranger and the second

(22)出顧日 平成4年(1992)5月13日

(31) 優先権主張番号 特顧平3-182132 (32) 優先日 平3 (1991) 7月23日

(33)優先権主張国 日本(JP)

(71)出顧人 000002369

セイューエプソン株式会社 東京都新宿区西新宿2丁目4番1号

(72)発明者 岩松 減一

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 山田 稔

### (54) 【発明の名称】 半導体装置およびその製造方法 \*\*

#### (57) 【要約】

【目的】 配線層のパターンがたとえばサブミクロンオ ーダーにまで登組化されても、被配線接続領域と配線層 とが展問絶縁膜の接続孔を介して確実に導電接続可能な 半導体装置およびその製造方法を実現すること。

【構成】 基板72の表面側に層間絶縁膜74およびア ルミニウム層たる配象層76を積層しておき、それらを 閉口した凹部77にタングステン膜たるプラグ電極78 を埋め込んで、このプラグ電振78を介して、配線層7 6と拡散層73とを導電接続する。



(2)

#### 【特許請求の範囲】

【請求項1】 基板の表面側の被配線接続領域に対し て、その表面側に形成された層間絶縁膜の接続孔を介し て配練層が導電接続する半導体装置において、前記接続 孔の底面側から前紀配線層の表面にまで至る凹部は導電 性のプラグ電極によって埋め込みされていることを特徴 とする半導体装置。

【請求項2】 請求項1において、前記凹部は前記基板 の表面側に形成された前記配線層の前記接続孔の内部に おける欠損部を含むことを特徴とする半導体装置。

【請求項3】 請求項1において、前記凹部は、前記配 線層が前記接続孔の外部の前記層間絶縁膜の表面のみに 在ることによって生じ、前記配線層は前記プラグ電極を 介して前記被配線接続領域に導電接続していることを特 徴とする半導体装置。

【請求項4】 請求項1ないし請求項3のいずれかの項 において、前記配線層の厚さは前記技統孔の内径の約1 /4倍以上であることを特徴とする半導体装置。

【請求項5】 請求項1ないし請求項4のいずれかの項 において、前記プラグ電極は、前記凹部の内部から前記 20 配練層の表面上にまで延設されて、その延設部分が前記 配線層に対する冗長配線層になっていることを特徴とす る半導体装置。

【請求項6】 請求項1ないし請求項5のいずれかの項 において、前記プラグ電極は、前記配線層の融点に比較 して低い融点の金属および合金のうちのいずれかの材料 からなることを特徴とする半導体装置。

【請求項7】 基板の表面側の被配線接続領域の表面側 に層間絶縁膜を形成する層間絶縁膜形成工程と、この層 間絶縁膜の表面から前記被配線接続領域の表面に至る接 統孔を形成して前記被配線接続領域の表面を窓開けする 接続孔形成工程と、この層間絶縁膜の表面側に配線層形 成用導電体膜を形成する配線層形成用導電体膜形成工程 と、前記接続孔の底面側から前記配線層形成用導電体膜 の表面にまで至る凹部の内部に対してプラグ電極形成用 導電体膜を形成して前記凹部を導電性のプラグ電極で埋 め込みするプラグ電極形成工程と、を有することを特徴 とする半導体装置の製造方法。

【請求項8】 基板の表面側の被配線接続領域の表面側 に層間絶縁襲を形成する層面絶縁襲形成工程と、この層 間絶縁襲の表面側に配集層形成用導電体膜を形成する配 練層形成用導電体膜形成工程と、この配線層形成用導電 体膜の表面側から閉口して前記層間絶縁膜に接続孔を形 成して前記被配線接続領域の表面を窓開けする接続孔形 成工程と、前記接続孔の底面側から前記配線層形成用導 電体膜の表面にまで至る凹部の内部に対してブラグ電極 形成用導電体膜を形成して前記凹部を導電性のプラグ電 極で埋め込みするプラグ電極形成工程と、を有すること を特徴とする半導体装置の製造方法。

では、前記配業層形成用導電体膜の表面側から前記層間 絶縁襲の表面に至る閉口部を形成した後に、前記配業層 形成用導電体製をマスク層として前配開口部から前記層 間絶縁膜に対してエッチングを施して前記接続孔を形成 することを特徴とする半導体装置の製造方法。

【請求項10】 請求項7ないし請求項9のいずれかの 項において、前記プラグに選形成工程では、前記凹部の 内部に対してのみ選択的に前記プラグ電極形成用導電体 膜を形成して前記プラグ電極を形成することを特徴とす る半導体装置の製造方法。

【請求項11】 請求項7ないし請求項9のいずれかの 項において、前記プラグ電極形成工程では、前記凹部の 内部に加えて、その外部における前記配練層形成用導電 体膜の表面にも前記プラグ電極形成用導電体膜を形成 し、その後に、前記プラグ電極形成用導電体膜の表面側 からエッチバックを行い、前記凹部の内部にのみ前記プ ラグ電極形成用導電体膜を残して前記プラグ電極を形成 することを特徴とする半導体装置の製造方法。

【請求項12】 請求項7ないし請求項9のいずれかの 項において、前記プラグ電極形成工程では、前記凹部の 内部に加えて、その外部における前記配線層形成用導電 体膜の表面にも前記プラグ電極形成用導電体膜を形成 し、その後に、前記凹部の内部および配線パターンに対 応する領域の前記プラグ電極形成用導電体層を残して前 記プラグ電極および冗長配線層を形成することを特徴と する半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は半導体装置の配線構造 に関し、とくに、半導体基板の表面側で、その被配線接 鏡領域に層間絶縁膜の接続孔を介して導意接続する配線 構造において、配線層のパターンが微細化されても、被 配線接続領域と配線層とを確実に導電接続するためのプ ラグ電極を利用した配線構造に関する。

[0002]

【従来の技術】半導体装置における配線構造において は、基板の表面側に形成された拡散領域や多層配線を構 成する下層側の配線層などの被配線接続領域に対して、 層間絶縁膜の接続孔を介して配線層を導電接続するのが 一般的であり、その接続孔の内部における配線層の状態 は、半導体装置の電気的特性や信頼性を大きく支配す

【0003】すなわち、図14(a)に示すように、基 板91の表面に形成された拡散層92に対して、層間絶 縁膜93の接続孔94を介してアルミニウム層などの配 練層95を導電接続するときには、アルミニウムを基板 9 1 の表面側から蒸着法などによって成膜するため、接 統孔94の開口録94aに付着したアルミニウムによっ て接続孔94の底面側の隔部94hが遮られて、配線層 【請求項9】 請求項8において、前記接続孔形成工程 50 95の欠損部が凹部950として形成されてしまうこと

がある。この代級では、配線層95と拡散層92との接続抵抗および接続孔94の内部における配線層95の配線抵抗が高いことに加えて、配線層95に新線が発生しやすいという問題点がある。また、基板91の表面側に多層配線を構成する場合において、接続孔94の上方には凹部95bの形状が反映されるため、上層側の配線層に段差切れなどが発生しやすくなってしまう。そこで、図14(b)に示すように、接続孔94の内部をカバレージが良好なタングステン膜などのプラグ電極96で予め埋め込んでおき、その表面側にアルミニウム層などの10配線層97を形成する構造が案出されている。

[0004]

【発明が解決しようとする課題】しかしながら、接続孔94の内部に埋め込みしたブラグ電極96を利用しただけでは、配線層97のパターンが数値化されるに伴って、接続孔94のサイズが小径化された場合には、ブラグ電極96は、その上調面でのみ配線層97に導電接続しているため、ブラグ電極96と配線層97との接触面積が小さくなり、その接続抵抗が増大してしまうという問題点がある。しかも、このような問題点は、配線層97のパターンが数値化されて接続孔のサイズが小径化される程、より顕著化してくる。また、下層側への付きまわりが低い配線層97の形成工程を後工程として行うため、その成膜中に欠損部が発生しても、以降の工程にて体復されることがないので、欠損部が残ってしまう。

【0005】以上の問題点に鑑みて、本発明の課題は、 基板の表面側において、その被配線接続領域に層間絶縁 膜の接続孔を介して導電接続する配線層のパターンがた とえばサブミクロンオーダーにまで微編化されても、被 配線接続領域と配線層とが確実に導電接続可能な半導体 30 装置を提供することにある。

[0006]

【課題を解決するための手段】上記目的を達成するために、本発明においては、つぎのような構成の配線構造を採用する。すなわち、基板の表面側の被配線接続領域に対して、その表面側に形成された層間絶縁膜の接続孔を介して配線層が導電接続する半導体装置において、接続孔の底面側から配線層の表面にまで至る凹部を導電性のプラグ電極によって埋め込みすることである。

形成して凹部を導電性のプラグ電極で埋め込みするプラ グ電極形成工程とを行う。

【0008】また、凹部は配練層が接続孔の外部の層間 絶縁膜の表面のみに在る ことによって生じることがあ り、この場合には、配練層は被配線技統領域にプラグ電 極を介して導電接続することになる。 このような構成の 半導体装置の製造方伝。こおいては、毛板の表面側の被配 並や接価域の表面側に層間絶録膜を形成する層間絶録膜 形成工程と、この層間絶縁膜の表面側に配線層形成用導 電体膜を形成する配線層形成用導電体膜形成工程と、こ の配装箔形成用導電体装の表面側から開口して層間絶縁 膜に接続孔を形成して被配線接続領域の表面を窓開けす **を接続孔形成工程と、接続孔の底面側から配装層形成用** 導電体膜の表面にまで至る凹部の内部に対してプラグ電 極形成用導電体膜を形成して凹部を導電性のプラグ電極 で埋め込みするプラグ電極形成工程とを行う。また、別 の製造方法としては、接続孔形成工程において、配線層 形成用導電体膜の表面側から層間絶縁膜の表面に至る閉 口部を形成した後に、配装層形成用導電体膜をマスク層 として閉口部から層間絶縁膜に対してエッチングを施し て接続孔を形成する。すなわち、配線層形成用導電体膜 の関ロ部に対して、自己整合的に接続孔を形成するため であり、これによって、配線層形成用導電体膜の閉口部 の形成のみをフォト・エッチングで行う一方、接続孔の 形成には通常のエッチングを採用することができる。

【0009】また、本発明に係る半導体装置の製造方法 において、プラグ電極形成工程では、たとえば、凹部の 内部に対してのみ選択的にプラグ電極形成用導電体膜を 形成してプラグ電極を形成する。これに対して、プラグ 電極形成工程において、凹部の内部に加えて、その外部 における配線層形成用導電体膜の表面にもプラグ電極形 成用導電体膜を形成し、その後に、プラグ電極形成用導 電体膜の表面側からエッチバックを行い、凹部の内部に のみプラグ電極形成用導電体膜を残してプラグ電極形 成することもできる。

【0010】さらに、本発明においては、プラグ電極を 凹部の内部から配線層の表面上にまで延改して、その延 設部分を配線層に対する冗長配線層として利用すること ができる。このような構成の半導体装置を製造するに は、そのプラグ電極形成工程において、凹部の内部に加 えて、その外部における配線層形成用導電体膜の表面に もプラグ電極形成用導電体膜を形成し、その後に、凹部 の内部および配線パターンに対応する領域のプラグ電極 形成用導電体層を残してプラグ電極および冗長配線層を 形成する。

【0011】そして、本発明においては、配線層の厚さは接続孔の内径の約1/4倍以上に設定されることが好ましい。接続孔が小径化されても、配線層とプラグ電極との接触面積を広く確保するという特徴を効果的に発揮させるためである。

【0012】さらに、溶融状態にある金属または合金を 利用してプラグ電極形成用導電体膜を形成可能とするた めに、プラグ電極としては、配線層の融点に比較して低 い融点の錫やはんだなどの金属または合金から選択す る.

#### [0013]

【作用】上記手段を講じた配線構造においては、接続孔 の底面側から配線層の表面にまで至る凹部を導電性のプ ラグ電極によって埋め込みしてあるため、配線層のパタ ーンがサブミクロンオーダーにまで贫細化されて接続孔 のサイズが小さくなっても、凹部の内部はプラグ電極に よって確実に埋め込みされ、しかも、ブラグ電極はその 側面部を介して配練層に広い接触面積をもって導電接続 しているので、配線層と被配線接続領域とは確実に導電 接続する。これ故、半導体装置の電気的特性および信頼 性が向上する。たとえば、凹部が接続孔の内部における 配線層の欠損部の場合には、その欠損部に起因する配線 抵抗および接続抵抗の低減が可能である。

【0014】また、配線層が接続孔の外部の層間絶縁模 の表面のみに形成され、その表面側から形成された接続 孔としての凹部を導電性のプラグ電板で埋め込みした場 合には、凹部の形成パターンに対応して情報を記録でき るので、凹部の形成前の状態のものをゲートアレイやR OMの半完成品として利用し、それらの製造に要する期 間を短縮することもできる。

#### [0015]

【実施例】 (実施例1) 図1は本発明の実施例1に係る 半導体装置の要部を示す新面図である。図において、半 連体装置 1 1 の基体たる p型のシリコンからなる基板 1 るn型の拡散層13が形成され、この拡散層13の表面 個には厚さが $0.3\sim0.5\mu m$ のシリコン酸化膜など からなる層間絶縁膜14が形成されていると共に、この 層間絶縁膜14には拡散層13の形成領域に対応して直 径が約0.5 µmの接続孔15が形成されている。ま た、層間絶縁膜15の表面側には厚さが約0.5 μmの アルミニウム層からなる配線層16が形成されており、 配線層16は接続孔15の底面で拡散層13に導電接続 しているが、接続孔15の内周面へのアルミニウムの付 13の表面に形成されていない部分がある。このため、 基板12の表面側には接続孔15の底面側から配線層1 6の表面にまで至る凹部17が形成された状態にあり、 この凹部17は接続孔15の内部における配線層16の 欠損部を含む状態にある。ここで、図2に示すように、 アルミニウム層の成膜条件によっては、配練層16と拡 散層13とが完全に絶縁状態にある部分16aや、導電 接続していても極めて薄いアルミニウム層のみで不安定 な状態で導電接続している部分16bなどが発生する が、図2には、その状態を模式的に示してある。このよ 50

うな凹部17は、半導体装置11における配線パターン を微細化する目的に、接続孔15の径を小さくするほ ど、すなわち、接続孔15のアスペクト比が約0.3以 上に大きくなるほど発生しやすく、接続孔15の内部で の配練層16の新練や接続孔15の開口線での新練など の原因となる。

6

【0016】そこで、4、においては、接続孔15の底 面便から配線層16の表面にまで至る凹部17をタング ステン襞からなるプラグ電極18で埋め込みしてある。 すなわち、接続孔15の内部において、配線層16は、 部分的であるが拡散層13の表面に直接に導電接続して いると共に、プラグ電極18を介しても拡散層13に導 電接続している。また、プラグ電極18と配線層16と によって構成される半導体装置31の表面は平坦になっ ている。

【0017】ここで、プラグ電極18としては、選択C VD法 (化学蒸着法) により成膜したタングステン膜の 他に、同様に、選択CVD法(化学蒸着法)により凹部 17の内部に選択的に成膜した空化チタン膜または多結 **基シリコン膜などを利用できる。また、接続孔15の底** 面側に薄いニッケル層をめっきにより形成した後に、は んだのじゃぶ漬けめっきなどによって、はんだ層を凹部 17の内部に選択的に形成することもできる。このよう な方法によれば、プラグ電極18は接続孔18の底面側 から凹部17の形状に沿って成長するので、凹部17の 内部を完全に埋め込むことができる。また、凹部17の 内部に加えて、その外部における配練層16を構成すべ きアルミニウム膜の表面にも、この凹部17の深さに比 して2倍以上厚い導電体膜、たとえば、1μm程度のタ 2の表面には、深さが約0、1 $\mu$ mの被配線接続領域た 30 ングステン額、ニッケルメッキ膜や蒸着金属膜を形成し ておき、そのうち、接続孔15の外部の不要部分をエッ チバックして除去して、凹部17の内部にのみプラグ電 極18を残してもよい。

【0018】このような構成の半導体装置11におい て、接続孔15の内部における配線層16は凹部17に 埋め込まれたタングステン膜からなるプラグ電極18に よって補強された状態にあり、しかも、凹部17はタン グステン膜のように凹部17の内周面に対するカバレー ジが良好なプラグ電極18で完全に埋め込まれて、その き回りのばらつきなどによって、配練層16には拡散層 40 内部に欠損部がない。このため、接続孔15の径が小さ くなっても、接続孔15の内部での断線や接続孔15の 開口縁での断線などが発生しないので、半導体装置の信 領性が向上する。また、拡散層13に対する接続抵抗お よび接続孔15の内部における配線抵抗を低減すること もできる。さらに、ブラグ電揺18は、その側面部を介 しても配線層16に導電接続しているため、接続孔15 の径、すなわち、凹部17の内径が小さくなっても、ブ ラグ電極18と配線層16との接触面積を広く確保でき

【0019】さらに、凹部17は完全にプラグ電極18

(基本的社會是一次,中華一次)

に埋め込まれて、プラグ電極18および配練層16で構 成される半導体装置11の表面は平坦になっている。こ のため、多層配線構造を構成するにあたって、図3に断 面を示すように、配練暦16の表面側に、上層側の層間 絶録膜21を形成すると共に、配線層16およびプラグ 遺極18の表面側に対して上層側の層間絶縁膜21の接 統孔22を介して上層側の配線層23を導電接続する場 合に、上層側の接続孔22を下層側の接続孔15の直上 位置に設けても、信頼性の高い配線構造を実現できる。 ここで、上層側の配線構造においても、上層側の配線層 23の欠損部としての凹部24をタングステン膜などの プラグ電極25で埋め込みした構造を採用することがで きろ。また、図4 (a) に断面を示し、図4 (b) に平 面を示すように、配練層16の表面側に形成された上層 個の絶縁膜26の表面上において、上層側の配線層27 を下層側の接続孔15の直上位置を通過させても、段差 切れなどが発生しないので、信頼性が高い多層配線を構 成できる。従って、図4 (b) に一点顕義で示す配線層 29のように、下層側の接続孔15の形成領域を迂回さ っての自由度が高い。

【0020】このような構成の半導体装置11は、たと えば、以下の製造方法によって製造することができる。

【0021】まず、図5 (a) に示すように、深さが約 0. 1 μmの被配線接続領域としての拡散層13が形成 された基板12の表面側に厚さが0.3~0.5 µmの シリコン酸化膜などからなる層間絶縁膜14を形成する (層間絶縁膜形成工程)。

【0022】つぎに、層間絶縁膜14に対して、拡散層 15を形成し、拡散層13の表面を窓開けする(接続孔 形成工程)。

【0023】 つぎに、図5(b) に示すように、基板1 2の表面側から配線層16を構成すべき厚さが約0.5 μmのアルミニウム層161を蒸着する(配線層形成用 導電体膜形成工程)。ここで、接続孔15の内部にもア ルミニウム層161は形成されるが、付き回りのばらつ きなどによって、接続孔15の内部には配線層16が形 成されない部分などが存在する。このため、アルミニウ ム層161は完全に接続孔15の内部に埋め込まれた状 態になく、基板12の表面側には接続孔15の底面側か らアルミニウム層161の表面にまで至る凹部17が発 生している。この状態で、アルミニウム層161に対し て、所定のマスク層を用いてパターニングし、配練層1 6を形成する。このパターニングは、必要に応じて、以 降に行ういずれかの工程において行うこともできる。

【0024】しかる後に、図1に示すように、基板12 の表面側から接続孔15の内部に対して、プラグ電極形 成用導電性膜としてのタングステン膜をSIH。とWF 接続孔15の内部をタングステン膜で埋め込み、プラグ 電極18を形成する(プラグ電極形成工程)。その結 果、配線層16は部分的であるが拡散層13の表面に直 接に導電接続していると共に、プラグ電極18を介して も拡散層13に導電接続している状態になる。

【0025】ここで、プラグ電極18の形成にあたっ て、凹部17の内部に加入て、その外部におけるアルミ 二ウ / 膜 1 6 1 (配練層 1 6) の表面にもこの凹部 1 7 の深さに比して厚い導電体膜、たとえば、1μm程度の タングステン膜を形成しておき、そのうち、凹部18の 外部の不要部分をエッチパックして除去して、凹部17 の内部にのみプラグ電極18を残してもよい。この場合 には、タングステン膜に代えて、1 μm程度のニッケル メッキ層または蒸着金属膜も利用できる。また、接続孔 15の底面側に薄いニッケル層をめっきにより形成した 後に、騙やはんだのじゃぶ漬けめっきなどによって凹部 18の内部を選択的に埋め込むこともできる。

【0026】以上のとおり、本例においては、付きまわ りが低いアルミニウム層による配線層16の形成工程を せる必要がないので、高密度配線構造を設計するにあた。20 先に行い、その成膜過程で生じた凹部17を、後工程に おいて付きまわりの良好なタングステン膜で修復するの で、半導体装置11に配線層16の欠損部が残ることが ない。

【0027】 (実施例2) 図6は本発明の実施例2に係 る半導体装置の要態を示す断面図である。 図において、 本例の半導体装置31の構成は、図1に示した実施例1 に係る半導体装置の構成と同様であるため、各部位の詳 細な説明は省略するが、半導体装置31の基体たる基板 32の表面には、深さが約0.1 μmの被配線接続領域 13の形成領域に対応して直径が約0.5 µmの接続孔 30 たる拡散層33が形成され、この拡散層33の表面側に は、厚さが約1.0 μmのシリコン酸化製などからなる 層間絶縁膜34が形成されていると共に、この層間絶縁 膜34には、拡散層33の形成領域に対応して直径が約 0. 5 μmの接続孔35 が形成されている。また、層間 絶縁襲34の表面側には厚さが約1.0 μmのアルミニ ウム層からなる配象層36が形成されており、配線層3 6は接続孔35の底面で拡散層33に導電接続している が、実施例1において、図2を用いて説明したとおり、 基板32の表面側には接続孔35の底面側から配線層3 6の表面にまで至る凹部37が形成された状態にある。 この凹部37は接続孔35の内部における配線層36の 欠損部を含み、凹部37の存在は配線抵抗や接続抵抗の 増大の原因となることに加えて、断線の原因にもなる。 【0028】そこで、本例においても、実施例1と同様

に、凹部37をタングステン膜からなるプラグ電振38 で埋め込みしてある。また、プラグ電極38は凹部37 の内部から配線層36の表面上にまで同じ形成パターン をもって延設され、その延設部分38aは配線層36に 対する冗長配線層になっている。ここで、ブラグ電振3 よどの混合ガスを用いて選択CVD法により形成して、 50 8およびほ政部分38aとしては、タングステン限の他 ご

A Charles to the Control of

に、宝化チタン膜または多結晶シリコン膜なども利用さ れる.

【0029】このような構成の半導体装置31におい て、配練層36は凹部37に埋め込まれたタングステン 膜からなるプラグ電極38によって補強された状態にあ り、しかも、凹部37はタングステン膜のように凹部3 7の内周面に対するカバレージが良好なプラグ電極38 で完全に埋め込まれて、その内部に欠損部がない。この ため、拡散層33に対する接続抵抗および接続孔35の 内部における配線抵抗が低いのに加えて、半導体装置3 1における配線パターンがサブミクロンオーダーまで改 細化されて接続孔35の内径が小さくなっても、配線層 36に断義などが発生しないので、半導体装置31の信 領性が向上する。さらに、プラグ電振38は凹部37の 内部から配線層36の表面上にまで同じ形成パターンを もって延設され、その延設部分38aは配線層36に対 する冗長配線層になっているため、配線層36の電気的 特性および信頼性も向上する。また、四部37の内部に ----埋め込みされたプラグ電振38は、その側面部を介して 配装層36に導電接続しているため、接続孔35の径が 20 小さい場合であっても、プラグ電振38と配装層36と の接触面積が広いので、それらの間の接続抵抗が低減さ

【0030】このような構成の半導体装置31は、たと えば、以下の製造方法によって製造することができる。

【0031】まず、図7 (a) に示すように、深さが約 0. 1 μmの被配線接続領域としての拡散層33が形成 された基板32の表面側に厚さが約1μmのシリコン酸 化膜などからなる層間絶縁膜34を形成する(層間絶縁 膜形成工程)。

**【0032】つぎに、層間絶縁襲34に対して、拡散層** 3 3 の形成領域に対応して直径が約 0.5 μmの接続孔 35を形成し、拡散層33の表面を窓開けする(接続孔

【0033】 つぎに、図7 (b) に示すように、基板1 2の表面側から、配線層36を構成すべき厚さが約1μ mのアルミニウム層361を蒸着する(配線層形成用導 **電体膜形成工程)。ここで、アルミニウム層361は完** 全に接続孔35の内部に埋め込まれた状態にないため、 基板32の表面側には接続孔35の底面側からアルミニ ウム層361の表面にまで至る凹部37が発生してい

【0034】しかる後に、図7(c)に示すように、凹 337の内部に加えて、その外部におけるアルミニウム 層361の表面にも、プラグ電極形成用導電性膜として の厚いタングステン膜380をCVD法などにより全面 に形成して、接続孔35の内部をタングステン膜380 で埋め込む(プラグ電極形成工程)。 つぎに、タングス テン膜380の表面側に所定のマスクパターンを有する マスク層を形成してタングステン膜380をパターニン 50

グして、凹部38の内部にプラグ電振18を残すと共 に、凹部38の外部には冗長配練層としての延設部分3 8aを残す。この場合には、アルミニウム層351も同 時にパターニングして配練層36を形成することもでき

10

【0035】以上のとおり、本例においても、付きまわ りが低いアルミニウム層による配象層36の形成工程を 先に行い、その成膜過程で生じた凹部37を後工程にお いて付きまわりの良好なタングステン膜で修復するの で、半導体装置31に配線層36の欠損部が残ることが ない。

【0036】「実施例3)図8(d)は本発明の実施例 3 に係る半導体装置の要部を示す新面図である。

【0037】図において、本例の半導体装置41の構成 は、図1に示した実施例1に係る半導体装置の構成と同 様であるため、各部位の詳細な説明は省略するが、半導 体装置41の基体たる基板42の表面には深さが約0. → μmの被配線接続領域たる拡散層43が形成され、こ の拡散層43の表面側には厚さが約1.0μmのシリコ ン酸化膜などからなる層間絶縁膜44が形成されてい る。また、層間絶縁膜44には、拡散層43の形成領域 に対応して直径が約1.0μmの接続孔45が形成され ている。また、層間絶縁膜45の表面側に は厚さが約 1. 0μmのアルミニウム層からなる配線層46が形成 されているが、接続孔45の内部には配線層45が形成 されておらず、基板42の表面側には接続孔45の底面 舅から配練層46の表面にまで至る凹部47が形成され た状態にある。

【0038】そこで、本例においては、凹部47をタン 30 グステン膜からなるブラグ電極48で埋め込みして、ブ ラグ電極48を介して、配練層46と拡散層43とを導 電接続している。なお、配線層46およびプラグ電極4 8によって構成される表面は平坦になっている。

【0039】このような構成の半導体装置41において は、配線層46は凹部47に埋め込まれたタングステン 膜からなるプラグ電衝48によって拡散層43に導電接 続し、このプラグ電極48は付き回りの良好なタングス テン膜であるため、凹部47の内部に欠損部がない。し かも、凹部47の内部に埋め込みされたプラグ電極48 は、その側面部を介して配線層36に導電接続している ため、接続孔45の径が小さい場合であっても、プラグ 電極48と配線層46との接触面積が広いので、それら の間の接続抵抗が低減されている。 すなわち、凹部47 の半径をr、配線層46の膜厚をtとすると、図14 (b) に示す従来の半導体装置のように、接続孔の内部 に埋め込みされたプラグ電極がその上端面のみで配線層 に接触している構造では、その接触面積はπ r² で表さ れるのに対し、本例のように、プラグ電振48が、その 側面部で配線層46に接触している構造では、その接触 面積は2π r t で表される。従って、本例の構造の接触

The second of the second

面積が従来構造の接触面積に比して広い条件は、2 π r  $t>\pi r^2$  で表され、2t>rの条件式が成り立つ範囲 である。すなわち、接続孔45の内径が小さくなって、 接続孔45の直径2mが配練層の膜厚tの4倍以下の場 合には、本例の配線構造の方がプラグ電極48と配線層 4.6との接触面積を広く確保できる。

【0'040】このような構成の半導体装置41は、たと えば、以下の製造方法によって製造することができる。

【0041】まず、図8 (a) に示すように、深さが約 された基板42の表面側に厚さが約1.0 umのシリコ ン酸化膜などからなる層間絶縁膜44を形成する(層間 絶緣膜形成工程)。

[0042] つぎに、層間絶縁膜44に対して、拡散層 4 3 の形成領域に対応して直径が約1. 0 μmの接続孔 4.5 を形成し、拡散層4.3 の表面を窓開けする(接続孔

【0043】 つぎに、図8(b) に示すように、基板4 2の表面側から、配線層46を構成すべき厚さが約1. 0μmのアルミニウム層461を蒸着する(配線層形成 20 用導電体製形成工程)。ここで、アルミニウム層4.61 は接続孔45の内部にはほとんど形成されず、接続孔4 5の底面側からアルミニウム層461の表面にまで至る 凹部47が形成される。

【0044】しかる後に、図8(c)に示すように、凹 部47の内部に加えて、その外部におけるアルミニウム 層461の表面側にもタングステン膜480からなるプ ラグ電極形成用導電性膜をCVD法などにより全面に形 成して、接続孔45の内部をタングステン膜480で埋 め込む。つぎに、タングステン膜480の表面からエッ 30 チバックを行って、凹部48の内部にのみプラグ電極4 8を残す (プラグ電極形成工程)。なお、アルミニウム 層461に対しては、所定の工程においてパターニング を施して配線層46を構成する。

【0045】以上のとおり、本例においても、付きまわ りが低いアルミニウム層による配線層46の形成工程を 先に行い、付きまわりの良好なタングステン膜を後工程 で形成するので、半導体装置41に配線層46の欠損部 が残ることがない。

【0046】 (実施例4) 図9は本発明の実施例4に係 40 る半導体装置の要部を示す断面図である。 すなわち、本 例の半導体装置 5 1 においては、p型のシリコンからな る基板52の表面に、深さが約0.1 μmの被配線接続 **飯域としてのn型の拡散層53が形成されており、この** 拡散層53の表面側には厚さが0.3~0.5 µmのシ リコン酸化膜などからなる層間絶縁膜54が形成されて いる。また、層間絶縁膜54には拡散層53の形成領域 に対応して直径が約0.5 umの接続孔55が形成され ている。ここで、接続孔55は、層間絶縁膜54の表面

なる配線層56の表面側から、配線層56および層間絶 **絵贈54が一括して拡散層53の表面にまで閉口された** ものであるため、接続孔55の底面側から配練層56の 表面までには凹部57が形成された状態にある。従っ て、凹部57の内部には配線層56が形成されておら ず、タングステン膜からたるプラグ電極58で埋め込み してある。このため、接続孔55の内部で、配練層56 はフラグ電振58を介して拡散層53に導電接続してい る。また、プラグ電極58と配線層56によって構成さ 0. 1μmの被配線接続領域としての拡散層43が形成 10 れる半導体装置51の表面形状は平坦になっている。こ こで、プラグ電振58としては、タングステン膜の他 に、室化チタン鴨または多結晶シリコン膜などを利用で きる。また、凹部57の内部に対して、この接続孔55 の深さに比して2倍以上厚い導電体層、たとえば、1 μ m程度のニップルメッキ層や蒸着金属膜などを形成した 後に、エッチバックにより凹部57の内部にのみブラグ

電極58を残すこともできる。

12

【0047】このような構成の半導体装置51におい て、配線層56は凹部58の内部に埋め込みされたブラ グ電極58の側面部を介して配練層56に導電接続して いるため、接続孔55の径、すなわち、凹部57の径が 小さい場合であっても、プラグ電振58と配線層56と の接触面積が広い。すなわち、実施例3と同様に、接続 孔55の半径を1、配練着56の装厚を1とすると、図 1 4 (b) に示す従来の半導体装置のように、接続孔の 内部に埋め込みされたプラグ電極が、その上端面で配線 層に接触している構造では、その接触面積はπΓ2で表 されるのに対し、本例のように、プラグ電極58がその 側面部で配線層56に接触している構造では、その接触 面積は2π r t で表される。従って、本例の構造の接触 面積が従来構造の接触面積に比して広い条件は、2 π r  $t>\pi \Gamma^2$  で表され、 $2t>\Gamma$ の条件式が成り立つ範囲 である。すなわち、接続孔55の内径が配線層の膜厚し の4倍以下にまで微細化されるほど、本例の配線構造の 方がプラグ電振58と配線層し6との接触面積を広く確 保できる。それ故、本例の半導体装置51においては、 その配換層56の配線パターンがサブミクロンオーダー にまで微細化されて、接続孔55のサイズが小さくなっ ても、接続抵抗を小さいレベルに維持できる。

【0048】また、接続孔55の内部において、凹部5 7はタングステン膜のように凹部57の内周面に対する カバレージが良好なプラグ電極58で完全に埋め込まれ て、その内部に欠損部がない。このため、接続孔55の 内部などでの断線などが発生しないので、半導体装置 5 1の信頼性が向上する。しかも、拡散層53に対する接 **続抵抗および接続孔57の内部における配線抵抗が小さ** い。さらに、プラグ電振58と配線層56によって構成 される半導体装置51の表面形状は平坦になっているた め、多層配線構造を構成するにあたって、接続孔55の に形成された厚さが約0.5μmのアルミニウム層から 50 上方位置を他の配集層が交差する構造、または、接続孔

55の上方位置に上層側の絶縁膜の接続孔を形成した構造などを採用しても、信頼性が低下しないので、高密度配線構造を設計するにあたって自由度が高い。

【0049】また、図10に示すように、基板52の表面側に層間絶縁膜54および配線層56を積層しておき、この状態でゲートアレイやROMの半完成品51aとして利用できる。すなわち、半完成品51aの状態から、顧客のニーズなどに応じて、所定のパターンをもって、配線層56の表面側から凹部57を形成した後に、各凹部57をプラグ電極58で埋め込みすることによって、基板52の側に拡散層53と配線層56とを配線接続して、所定の情報を記録したゲートアレイやROMを短期間で製造することができる。

【0.050】このような構成の半導体装置51は、たとえば、以下の製造方法によって製造することができる。 【0.051】まず、図1.0に示すように、深さが約0.1  $\mu$ mの拡散層からなる拡散層53が形成された基板52の表面側に厚さが $0.3\sim0.5$   $\mu$ mのシリコン酸化膜などからなる層間絶縁膜54を形成する(絶縁膜形成工程)。

 $[0\ 0\ 5\ 2]$  つぎに、層間絶縁膜  $5\ 4$  の表面側に配線層  $5\ 6$  を形成するための約 0 .  $5\ \mu$ mのアルミニウム層  $5\ 6$  1 を兼着する(配線層形成用導電体製形成工程)。この状態で、ゲートアレイやROMを製造すべき半完成品  $5\ 1$  a として利用してもよい。

【0053】つぎに、図11(a)に示すように、配練層56の表面側に所定のマスクパターンを有するマスク層を形成した状態でエッチングを施し、配線層54および層間絶縁膜54を開口して凹部57(接続孔55)を形成する(接続孔形成工程)。

【0054】つぎに、マスク層を除去した後に、図11 (b)に示すように、アルミニウム層561の表面側から、凹部57の内部に加えて、その外部におけるアルミニウム層561の表面にもタングステン膜581を形成する(プラグ電極形成工程)。

【0055】しかる後に、タングステン膜581の表面側からエッチバックを行い、図9に示すように、凹部57の内部にのみタングテン膜を残してプラグ電極58を形成する。なお、所定の工程において、アルミニウム層561に対してパターニングを施して配額層56を形成する。ここで、プラグ電極58としては、凹部57の深さに比して厚い導電体層、たとえば、1μm程度のニッケルメッキ層や蒸着金属膜を形成しておき、そのうち、接続孔55の外部の不要部分をエッチバックして除去してもよい。また、凹部57の内部に対して、選択CVD法(化学蒸着法)によりタングステン膜、空化チタン膜または多結晶シリコン膜などを選択的に形成する方法も採用することができる。それ以外にも、接続孔55の底端に違いニッケル層をめっきにより形成した後に、融点が400℃ないし600℃のはんだのじゃぶ漬けめっ 50

きなどによって、凹部57の内部にプラグ電極58を選択的に形成することもできる。

【0056】以上のとおり、本例においても、付きまわりが低いアルミニウム層561を層間絶縁膜54の平坦な表面に形成し、その後工程において、付きまわりの良好なタングステン膜でアルミニウム層561と拡散層53とを導電接続するので、半導体装置51に配線層56の欠品部が残ることがない。

【0057】 (実施例5) 図12は本発明の実施例5に 係る半導体装置の要部を示す断 面図である。図におい て、本例の半導体装置71の構成は、図9に示した実施 例4に係る半導体装置の構成と同様であるため、各部位 の詳細な説明は省略するが、基板72の表面に形成され た深さが約0.1 µmの被配線接続領域としての拡散層 73の表面側には厚さが約1.0 μmのシリコン酸化膜 などからなる層面絶縁膜74が形成され、この層面絶縁 膜74には拡散層73の形成領域に対応して直径が約 1. 0 μmの接続孔75が形成されている。ここで、接 **続孔75は、層間絶縁膜74の表面に形成された厚さが** 約1.0μmのアルミニウム層からなる配象層76にフ ォト・エッチングにより形成された開口部を利用しての 自己整合的に形成されたものであるため、配線層76の 開口部および接続孔75で構成されて接続孔75の底面 側から配線層76の表面にまで至る凹部77の内部には 配線層76が形成されておらず、凹部77はタングステ ン膜からなるプラグ電瓶78で埋め込みしてある。従っ て、配線層76はプラグ電極78を介して拡散層73に 導電接続している。また、プラグ電極78と配換層76 によって構成される半導体装置71の表面形状は平坦に 30 なっている。

【0058】このような構成の半導体装置71において は、実施例4に係る半導体装置と同様に、配線層76は 凹部78の内部に埋め込みされたプラグ電流78の側面 部を介して配線層76に導電接続しているため、凹部7 7の径が小さい場合であっても、プラグ電極78と配線 層76との接触面積が広く確保されているため、接続抵 抗を低レベルに維持できる。また、接続孔1.5の内部に おいて、凹部77はタングステン膜のようにカパレージ が良好なプラグ電振78で完全に埋め込まれているた め、拡散層73に対する接続抵抗および接続孔77の内 部における配線抵抗が小さい。また、接続孔75の内部 などでの断線などが発生しないので、半導体装置71の 信頼性が向上する。さらに、プラグ電振78と配線層7 6によって構成される半導体装置71の表面形状は平坦 になっているため、接続孔75の上方位置を利用して多 層配線構造を構成しても、信頼性が低下しないので、高 密度配線構造を設計するにあたって自由度が高い。ま た、基板72の表面側に層間絶縁膜74および配線層7 6を予め積層しておき、顧客のニーズなどに応じて、所 定のパターンをもって、配線層76の表面側から凹部7

7を形成した後に、各凹部77をプラグ電標78で埋め 込みすることによって、凹部77の配置に対応する情報 を記録したゲートアレイやROMを短期間で製造するこ とができる。

【0059】このような構成の半導体装置71は、たと えば、以下の製造方法によって製造することができる。

【0060】まず、図13(a)に示すように、深さが 約0.1 μmの拡散層からなる拡散層73が形成された 基板72の表面側に厚さが約1.0μmのシリコン酸化 膜などからなる層間絶縁膜74を形成する(絶縁膜形成 10 工程)。

【0061】つぎに、層間絶縁襲74の表面側に配線層 76を形成するための約1.0 umのアルミニウム層7 61を蒸着する(配線層形成用導電体膜形成工程)。

【0062】つぎに、配練層76の表面側に所定のマス クパターンを有するマスク層を形成した状態でフォト・ エッチングを施し、図13(b)に示すように、アルミ ニウム層761に関口部761aを形成する。つぎに、 この状態ままでもよいが、マスク層を除去した場合に は、アルミニウム層761をマスク層として、図13 (c) に示すように、関口部761aから層間絶縁膜7 4にエッチングを施して、開口部74aに対して自己整 合的に接続孔75を形成する。その結果、基板72の表 面側には、接続孔75の底面側からアルミニウム層76 1の表面にまで至る凹部77が形成される(接続孔形成 工程)。

【0063】 つぎに、図13 (d) に示すように、凹部 77の内部に加えて、その外部におけるアルミニウム層 761の表面にもタングステン膜781を形成する。し かる後に、タングステン膜781の表面側からエッチバ 30 特性および信頼性を向上することができる。 ックを行い、図12に示すように、凹部77の内部にの みタングステン膜を残してプラグ電極78を形成する (プラグ電極形成工程)。ここで、プラグ電極78とし ては、凹部77の深さに比して厚い導電体層としての二 ッケルメッキ層や蒸着金属膜を 形成しておき、そのう ち、四部77の外部の不要部分をエッチパックしてもよ い。また、凹部77の内部に対して、選択CVD法(化 学蒸着法) によりタングステン裏、空化チタン膜または 多結晶シリコン膜などを形成する方法も採用することが できる。それ以外にも、接続孔75の底面側に薄いニッ ケル層をめっきにより形成した後に、酸点が400℃な いし600℃の縄やはんだのじゃぶ漬けめっきなどによ ってプラグ電便を選択的に形成することもできる。

【0064】なお、配練層が導電接続すべき被配練接続 領域としては、上記の実施例のように、基板側の拡散層 に限定されるものではなく、多層配線を構成する下層側 の配線層が被配線接続領域であってもよい。また、ブラ グ電極の構成材料に関し、それを構成する材料は単一组 成のものの他に、複数の材料から構成されていてもよ い。また、拡散層などを被配線接続領域とする場合に、

16 その表面にシリサイド化合物などを介在させた状態で配

[0065]

【発明の効果】以上説明したように、本発明において は、基板の表面側の被配線接続領域に対して、その表面 側に形成された層間で冷漠の接続孔を介して配線層が導 裁接続する半導体装置であって、接続孔の底面側から配 線層の表面にまで至る凹部を導電性のプラグ電極によっ て埋め込みすることに特徴を有している。従って、本発 明によれば、配線層のパターンがサブミクロンオーダー にまで微細化されて、接続孔のサイズが小さくなって も、凹部の内部はプラグ電極によって確実に埋め込みさ れ、しかも、プラグ電極はその側面部を介して配練層に 広い接触面積をもって導電接続しているので、配線層と 被配線接続減減とは確実に導電接続する。従って、半導 体装置の電気的特性および信頼性が向上する。たとえ ば、凹部が接続孔の内部における配線層の欠損部の場合 には、その欠損部に起因する配線抵抗および接続抵抗の 低減が可能である。

機層やプラグ電極が導電接続していてもよい。

【0066】また、配練層が接続孔の外部の層間絶縁膜 の表面に形成された状態から、配線層と被配線接続領域 とを凹部の内部のプラグ電極を介して導電接続する場合 には、凹部の形成パターンに対応して情報を記録できる ので、凹部を形成前の状態のものをゲートアレイやRO Mの半完成品として利用し、それらの製造に要する期間 を短縮することもできる。

-【0067】さらに、プラグ電極を接続孔の内部から配 練層の表面上にまで延設して、その延設部分を配集層に 対する冗長記練層とした場合には、配線層自身の電気的

#### 【図面の簡単な説明】

【図1】本発明の実施例1に係る半導体装置の要部を示 す援略断面図である。

【図2】本発明の実施例1に係る半導体装置の接続孔内 部の配義層の形成状態を示す概略断面図である。

【図3】本発明の実施例1に係る半導体装置に形成した 名層配盤構造の要能を示す振路筋面図である。

【図4】 (a) は本発明の実施例1に係る半導体装置に 形成した別の多層配線構造の要部を示す機略断面図であ り、(b) はその概略平面図である。

【図5】 (a), (b) は本発明の実施例1に係る半導 体装置の製造方法の一部を示す工程断面図である。

【図 6】本発明の実施例2に係る半導体装置の要部を示 す摄略新面図である。

【図7】 (a) ないし (c) は本発明の実施例2に係る 半導体装置の製造方法の一部を示す工程断面図である。

【図8】 (a) ないし (d) は本発明の実施例3に係る 半導体装置の製造方法の一部を示す工程断面図である。

【図9】本発明の実施例4に係る半導体装置の要部を示 50 す振略断面図である。

【図10】本発明の実施例4に係る半導体装置を利用したゲートアレイおよびROMの半完成品の要認を示す概略新面図である。

【図11】(a), (b) は本発明の実施例4に係る半導体装置の製造方法の一部を示す工程新面図である。

【図12】本発明の実施例5に係る半導体装置の要部を 示す概略新面図である。

【図13】(a)ないし(d)は本発明の実施例5に係る半導体装置の製造方法の一部を示す工程新面図である

【図14】(a)は従来の半導体装置の概略所面図であり、(b)は別の従来の半導体装置の概略所面図である。

【符号の説明】

11.31.41.51.71 - - 半導体装置

12. 32. 42. 52. 72. 91・・・基板

13.33.43.53.73.92···拡散層(被配線接続領域)

18

14.34.44.5 74・・・層間絶縁膜

15.35.45.55.75.94 · · · 按続孔


16.36.46.56.76.95.97・・配練

10 17.37.47.57.77 - - · 四部


18.38.48.58.78.96・・・プラグ電抵


38a・・・延設部分

[2] [2] [2] [2] [2]




[図5]








[図6]




[図7]










[図8]













[図11]







[図13]










[2] 1 2]



[図14]

